LECTURE 01 · P01–P04 原课总长 1:31:04 · B 站 BV1KyMg6aEkF

第 1 讲 · 门电路可再生性、静态噪声容限与 CMOS 反相器 VTC 精析

The CMOS Inverter: Static Behavior, Regenerability & Noise Margins

P01–P04 (1.1 门电路的可再生性 · 1.2 反相器的静态参数 · 1.3–1.4 CMOS反相器的静态传递特征与参数Ⅰ/Ⅱ)

原课分片 (点击跳转 B 站对应分P播放)：

本讲主线与问题意识 · LECTURE NARRATIVE ARC

本讲完整覆盖第一章前四节（–，总时长 1 小时 31 分 04 秒），回答数字集成电路最底层的四个基石问题：① 为什么千亿级晶体管级联不会像模拟放大器那样被噪声淹没？（蛛网迭代图、 $\lvert A_v \rvert > 1$ 过渡区与双稳态/亚稳态物理机制）；② 如何定量刻画门电路抵御外部与片内串扰噪声的能力？（斜率 $-1$ 拐点 $V_{IL}/V_{IH}$ 、级联噪声容限 $NM_L/NM_H$ 与 SRAM 蝴蝶曲线 $45^\circ$ 旋转极值法）；③ 互补 CMOS 反相器为何在容性负载下具有天然轨到轨满摆幅，其五段工作区（A–E）如何从负载线交点映射而来？④ 在 $0.25\,\mu\text{m}$ 短沟道速度饱和模型下，如何解析推导开关阈值 $V_M$ 、对称宽长比 $(W/L)_p/(W/L)_n \approx 3.5$ 、中区增益 $g$ 以及室温亚阈值供电极限 $4\,kT/q$ ？

本讲核心攻克目标（对标复旦 881 考纲）：

掌握级联蛛网图（Cobweb Diagram）与正反函数迭代法（），证明可再生门电路三交点的稳定性判据，理解双稳态环路（SRAM）与亚稳态指数逃逸常数 $\tau$ 。
熟练计算 $V_{OH}, V_{OL}, V_{IL}, V_{IH}$ 与高低电平噪声容限 $NM_L, NM_H$ （），证明片内耦合噪声随 $V_{DD}$ 的缩放不变性，掌握蝴蝶曲线 $45^\circ$ 旋转求 $\text{SNM}$ 的解析思想。
规范绘制三端/四端增强型 MOS 符号，从“NMOS 传强 $0$ 、PMOS 传强 $1$ ”与容性负载零阶模型出发证明轨到轨特征（），并在统一 $(V_{out}, I_D)$ 平面映射出 VTC 的 A–E 五大工作区。
基于 $0.25\,\mu\text{m}$ 短沟道速度饱和方程推导翻转阈值 $V_M$ （）、对称设计比 $(W/L)_p/(W/L)_n \approx 3.5$ 、三段折线拐点公式 $V_{IH} - V_{IL} = -V_{DD}/g$ ，以及亚阈值三区坍缩与 $50\sim 100\,\text{mV}$ 热力学极限。

CORE FORMULAS & DEVICE MODELS · 本讲核心公式与器件模型速查

蛛网迭代与双稳态/亚稳态判据（1.1 节）

\lvert A_v(V_M) \rvert > 1,\quad \lvert A_v(V_{OL}, V_{OH}) \rvert < 1,\quad v(t)=v(0)e^{t/\tau}

过渡区高增益负责把偏离推向两极，电平区低增益负责衰减干扰；正反曲线中间交点 $V_M$ 是排斥型亚稳态点（山顶圆球，）。

斜率 $-1$ 拐点与噪声容限（1.2 节）

\left.\frac{\mathrm{d}V_{out}}{\mathrm{d}V_{in}}\right\rvert_{V_{IL},V_{IH}}=-1,\quad NM_L=V_{IL}-V_{OL},\quad NM_H=V_{OH}-V_{IH}

片内串扰噪声 $V_N \propto V_{DD}$ ，故相对信噪比 $NM/V_N$ 与 $V_{DD}$ 无关（）；蝴蝶曲线旋转 $45^\circ$ 后的差函数极值给出最大内接正方形对角线 $\sqrt{2}\cdot\text{SNM}$ 。

零阶模型轨到轨与 VTC 五工作区（1.3 节）

V_{OH}=V_{DD},\; V_{OL}=0;\quad \text{A(N截/P线)}\to\text{B(N饱/P线)}\to\text{C(双饱)}\to\text{D(N线/P饱)}\to\text{E(N线/P截)}

后级绝缘栅电容 $C_L$ 稳态电流为 $0$ 成就了轨到轨摆幅；注意 $V_{in}=0$ 时 PMOS 虽无电流但沟道完全导通，处于深线性区而非截止区（）！

短沟道翻转阈值 $V_M$ 与三段折线法（1.4 节）

V_M = \frac{(V_{Tn}+V_{DSATn}/2)+r(V_{DD}+V_{Tp}+V_{DSATp}/2)}{1+r},\quad V_{IH}-V_{IL}=-\frac{V_{DD}}{g}

$0.25\,\mu\text{m}$ 工艺下需令 $(W/L)_p/(W/L)_n \approx 3.5$ 方可使 $r=1, V_M=V_{DD}/2$ （）；中区增益 $\lvert g\rvert$ 受限于沟道长度调制 $(\lambda_n-\lambda_p)$ ，室温最低工作电压极限约为 $3\sim 4\,kT/q\;(50\sim 100\,\text{mV})$ 。

SECTION 01 · 对应原课 P01 (1.1 门电路的可再生性 · 00:00–18:05)

1. 门电路的可再生性与双稳态正反馈：为什么仅有“反相行为”不足以支撑大规模级联？（1.1 节）

在数字集成电路中，逻辑门极少孤立工作，而是动辄经历数十级级联（）。一个真正可用的逻辑门必须具备“可再生性（Regenerability）”——当输入信号因干扰或前级衰减导致摆幅偏小时，经过多级级联后能将电平逐级拉大并收敛至仅由门电路自身直流传输特性（VTC）决定的稳定额定电平 $(V_{OL}, V_{OH})$ 。

CLASSROOM CIRCUIT & SLIDE VECTOR RECONSTRUCTION · 课堂电路/特性原图与红笔批注矢量化复原

课堂原图复原 1：正反函数蛛网收敛点与双反相器 SRAM 亚稳态势阱（）

复原第 1.1 节第 9 页与第 15 页课件及老师红笔圈画：左图为 f(V) 与 f⁻¹(V) 蛛网迭代收敛至 [V_OL, V_OH]；右图为双反相器正反馈双稳态（SRAM 核心）与山峰亚稳态 V_M。

蛛网迭代偶奇分流（）：偶数级输出 $V_0, V_2, V_4 \to V_{OL}$ ，奇数级输出 $V_1, V_3 \to V_{OH}$ ，最终级联内部稳定电平完全由门自身 VTC 决定，与外部初始激励幅度无关（）。

二元耦合不动点方程（）： $\begin{cases} V_{OH} = f(V_{OL}) \\ V_{OL} = f(V_{OH}) \end{cases}, \qquad V_M = f(V_M)$

正反馈山谷 vs 亚稳态山峰（）：两级正反馈环中 $(V_{OL}, V_{OH})$ 与 $(V_{OH}, V_{OL})$ 位于势能山谷（抗扰稳定），而 $(V_M, V_M)$ 位于势能山峰（一触即溃的亚稳态）。

1.1 级联摆幅退化危机与可再生性的增益判据

在开篇中，叶凡老师抛出了数字集成电路设计的第一个本源问题：是不是只要一个电路表现出“输入高则输出低、输入低则输出高”的反相行为，它就能作为数字反相器投入使用？逻辑门的输出电平究竟由输入激励决定，还是由门电路自身决定？

设输入信号为 $V_0$ ，经过级联反相器链后依次产生 $V_1, V_2, V_3, \dots$ （）：

可再生门电路（Regenerative Gate）：即使初始输入 $V_0$ 摆幅较小（偏离理想高低电平），经过逐级传递后信号摆幅被不断放大，最终奇偶级输出严格收敛到两个稳定的额定电平 $V_{OL}$ 与 $V_{OH}$ 。唯有具备可再生性的门电路才能支撑超大规模集成电路的无限级联。
不可再生门电路（Non-Regenerative Gate）：虽然单级看似具有反相趋势（），但每经过一级传输，输出摆幅就比输入摆幅缩水一截；经过若干级后，信号最终坍缩收敛到一个无法识别逻辑 $0$ 或 $1$ 的中间死区电平（）。

从直流传递函数（DC Voltage Transfer Characteristic, VTC，通过直流扫描 $V_{in} \in [0, V_{DD}]$ 测得，）的几何形状来看，由于输入与输出的定义域均受限于 $[0, V_{DD}]$ ，要在中间小信号区域实现“摆幅放大”，VTC 必须呈现三段式非线性结构（）：

VTC 区域划分	电压增益绝对值 $\lvert A_v \rvert = \lvert \mathrm{d}V_{out}/\mathrm{d}V_{in} \rvert$	物理作用与级联演进效果
中间过渡区（小摆幅区）	$\lvert A_v \rvert > 1$ （陡峭放大区）	将落在过渡区附近的小信号扰动显著放大并推向高低两端（）
两侧高低电平区（饱和区）	$\lvert A_v \rvert < 1$ （平坦压缩区）	将已放大到两端的信号牢牢钳位在额定输出电平 $V_{OH}$ 与 $V_{OL}$ 附近（）
不可再生反例曲线	中间段 $\lvert A_v \rvert < 1$ ，两端陡峭	把大摆幅信号向中间压缩，多级级联后必然收敛至中间失效点

1.2 正反函数 $f(V) / f^{-1}(V)$ 蛛网迭代法与三交点的物理分野

既然可再生门能将信号推向稳定的高低电平，这个最终收敛的稳定电平一定等于电源轨 $0$ 和 $V_{DD}$ 吗？在中，老师展示了极其优雅的正反函数蛛网迭代图解法：

若第 1 级输入为 $V_0$ ，在原传递函数蓝线 $V_{out} = f(V_{in})$ 上可直接读出纵坐标输出 $V_1 = f(V_0)$ （）。
接下来将 $V_1$ 作为第 2 级的输入求 $V_2 = f(V_1)$ 。若每次都把纵坐标折回横轴再查表，作图会非常繁琐；直接在同一直角坐标系中画出关于 $45^\circ$ 线对称的反函数绿虚线 $f^{-1}(V)$ （），即可保持 $V_1$ 在纵轴不变，水平移动到反函数曲线 $f^{-1}$ 上，其横坐标即为第 2 级输出 $V_2$ （）！
如此在原函数 $f(V)$ （竖直移动）与反函数 $f^{-1}(V)$ （水平移动）之间交替折线推进（），可以看到：偶数级 $V_0 \to V_2 \to V_4$ 不断向低电平端推进，奇数级 $V_1 \to V_3$ 不断向高电平端推进，最终必然停留在原函数与反函数两侧的对称交点 $(V_{OL}, V_{OH})$ 与 $(V_{OH}, V_{OL})$ 上（）！

由此揭示了可再生反相器 $f(V)$ 与 $f^{-1}(V)$ 三个交点的本质差异（）：

两侧吸引不动点 $(V_{OL}, V_{OH})$ 与 $(V_{OH}, V_{OL})$ ：级联迭代的稳定归宿，满足 $V_{OH} = f(V_{OL})$ 且 $V_{OL} = f(V_{OH})$ ；它们不一定等于 $0$ 和 $V_{DD}$ （取决于具体逻辑家族，唯互补 CMOS 能达到轨到轨）。
中心排斥不动点 $(V_M, V_M)$ ：位于 $45^\circ$ 对角线上，满足 $V_M = f(V_M)$ （）。老师特别强调（）： $V_M$ 表征的是直流传输函数的对称中心，绝不能直接作为数字逻辑识别 $0/1$ 的判决阈值！ 因为在 $V_M$ 附近增益 $\lvert A_v \rvert \gg 1$ ，这是一个极不稳定的发散点，一丁点热噪声就会使输出发生剧烈翻转。

1.3 求解 $(V_{OL}, V_{OH}, V_M)$ 的黑盒环路法与 6T SRAM 双稳态/亚稳态势阱

除了图像法与联立二元代数方程组求解（），若手里只有反相器黑盒元件或 SPICE 仿真器，无需扫描整条 VTC 曲线，只需构造以下两种反馈环路即可一步测出静态点（）：

两级反相器首尾相连（正反馈双稳态环 = SRAM 存储核）：同相正反馈会将环路内两个节点强行推向 $(V_{OL}, V_{OH})$ 或 $(V_{OH}, V_{OL})$ 两种稳定状态之一，用万用表测量两节点即可直接读出 $V_{OL}$ 与 $V_{OH}$ （）。这正是静态随机存储器（SRAM）锁存数据的核心电路结构——只要不掉电且无外部强写覆盖，正反馈会让数据永久保持（）。
单级反相器首尾短接（负反馈自偏置点）：输出直接连回输入强制 $V_{in} = V_{out}$ ，负反馈使电路唯一稳定在 $V_M$ （）。
双势阱山谷与山峰亚稳态（Metastability）：在双反相器正反馈环中，若两节点同时处于 $V_M$ ，虽然在代数上严格满足两级 $V_M = f(V_M)$ ，但这相当于把小球放在陡峭山峰顶端（）——任何微小的随机热噪声都会打破平衡，使其以随机方向滚入左侧山谷 $(V_{OL}, V_{OH})$ 或右侧山谷 $(V_{OH}, V_{OL})$ 。

LAB 1A · 1.1 节

门电路可再生性蛛网迭代 (Cobweb) 与 SRAM 双稳态势阱沙盘

课堂核心追问（）：为什么仅有“反相趋势”不足以构成可用数字门？拖动第 1 级输入 V₀ 观察信号经过 6 级级联后的收敛归宿。

第 1 级输入电平 V₀1.06 V越靠近对称中心 V_M=1.25V，前几级逃逸越慢

器件尺寸比 (W/L)_p / (W/L)_n3.5×改变 VTC 对称翻转中心 V_M 的横纵坐标

亚稳态交点 V_M1.25 Vf(V_M) = f⁻¹(V_M) = V_M

第 6 级输出 V₆0.00 V收敛至轨到轨 V_OL / V_OH

V₁ → V₂ 级联电平2.48 → 0.00 V奇偶级分流推向 2.5V / 0V

中区增益判定 |A_v||g|=30.3 > 1可再生 · 支持无限级联

1. 正反函数 f(V) / f⁻¹(V) 蛛网迭代轨迹蓝实线 f(V) · 绿虚线 f⁻¹(V) · 红阶梯 V₀→V₆

2. 六级级联电平演化 V₀→V₆ 与双势阱归宿上：逐级棒图收敛 · 下：SRAM 双稳态势能曲面 E(V)

STEP-BY-STEP CIRCUIT & FORMULA DERIVATION · 课堂电路状态机与公式分步推演

Step ①作反函数 f⁻¹(V) 实现同轴蛛网折线迭代

V_1 = f(V_0), \quad V_2 = f(V_1) \iff (V_2, V_1) \in f^{-1}

对应：在纵轴保持 $V_1$ 不变，水平投射到绿虚线反函数 $f^{-1}(V)$ 直接读取横坐标 $V_2$ ，再竖直投射回蓝实线 $f(V)$ 读取 $V_3$ 。

Step ②联立正反函数交点代数方程求解额定电平

f\bigl(f(V_{OL})\bigr) = V_{OL}, \quad V_{OH} = f(V_{OL}), \quad f(V_M) = V_M

对应：可再生门的复合函数 $f(f(V))=V$ 必有三个实根，两侧根即稳定工作点 $V_{OL}, V_{OH}$ ，中间根即对称阈值 $V_M$ 。

Step ③单级首尾短接负反馈直测 V_M vs 两级首尾相连正反馈直测 (V_OL, V_OH)

A_{\text{loop,1}} = A_v(V_M) < 0 \;(\text{稳定于 } V_M), \quad A_{\text{loop,2}} = \bigl[A_v(V_M)\bigr]^2 > 1 \;(\text{正反馈双稳态})

对应：单级环路为负反馈，自动锁定在唯一交点 $V_M$ ；两级环路环路增益大于 $+1$ ，正反馈将节点推向 $V_{OL}$ 与 $V_{OH}$ 。

PPA 工程折中与复旦 881 高频母题思辨 (CRITICAL INSIGHT & 881 PITFALL)

【复旦 881 高频母题思辨】课堂结尾追问：单级反相器首尾相连得到 $V_M$ ，两级首尾相连得到 SRAM 双稳态 $(V_{OL}, V_{OH})$ ，那么如果把 $N$ 个反相器首尾相连成环，会发生什么？

当 $N$ 为偶数（ $N=2, 4, \dots$ ）时：环路总相移为 $0^\circ$ （正反馈），环路增益 $A_{\text{loop}} = A_v^N > 1$ ，电路具有两个稳定的直流工作点（奇偶节点交替为 $V_{OL}$ 和 $V_{OH}$ ），构成双稳态锁存器 / SRAM 存储单元。
当 $N$ 为奇数且 $N \ge 3$ （ $N=3, 5, \dots$ ）时：直流稳态下若假设所有节点不等于 $V_M$ ，绕环一周后奇偶逻辑必然自相矛盾（ $V_0$ 既是 $0$ 又是 $1$ ）；而唯一的直流平衡点 $V_1=V_2=\dots=V_N=V_M$ 又因多级 RC 分布相移在某频率处达到 $-180^\circ$ 且环路增益大于 $1$ 而失稳起振！因此 $N \ge 3$ 的奇数级反相器环不存在任何稳定直流高低态，而是自激振荡成为“环形振荡器（Ring Oscillator）”，振荡周期 $T_{\text{osc}} = 2 N t_p$ （这正是第 1.5 节测量门延时 $t_p$ 的标准片上测试结构）。

本节方法论与考题要点沉淀 · KEY TAKEAWAYS

可再生性铁律：数字门可用的充要条件是过渡区增益 $\lvert A_v \rvert > 1$ 且高低电平区 $\lvert A_v \rvert < 1$ ，使小摆幅信号经级联后收敛至 $(V_{OL}, V_{OH})$ 。
内部电平独立性：多级级联内部的稳定高低电平完全由门电路自身 VTC 唯一决定，与最前端外部输入激励的大小无关（）。
$V_M$ 的双重身份： $V_M = f(V_M)$ 是表征 VTC 对称性的中心参数，也是单级负反馈的稳定点、双级正反馈（SRAM）的山峰亚稳态点，绝不可作为逻辑识别判决边界。

标记本节已精读

SECTION 02 · 对应原课 P02 (1.2 反相器的静态参数 · 00:00–18:00)

2. 反相器静态参数、噪声容限缩放不变性与蝴蝶曲线 SNM：门电路如何“容忍”而非“消除”噪声？（1.2 节）

既然对称中心 $V_M$ 无法抗噪，数字门如何界定可靠的逻辑 $0$ 与逻辑 $1$ 输入区间？本节以 VTC 斜率为 $-1$ 的两个拐点定义输入判决阈值 $(V_{IL}, V_{IH})$ ，导出高低电平噪声容限 $(NM_H, NM_L)$ 与 SRAM 蝴蝶曲线最大内接正方形（SNM），并证明先进工艺下核心电压 $V_{DD}$ 降低并不会按比例恶化片内串扰信噪比（）。

CLASSROOM CIRCUIT & SLIDE VECTOR RECONSTRUCTION · 课堂电路/特性原图与红笔批注矢量化复原

课堂原图复原 2：级联噪声容限映射带与 SRAM 蝴蝶曲线 45° 旋转求解（）

复原第 1.2 节第 5 页与第 10 页课件及老师红笔手绘：左图为前级输出 [V_OL, V_OH] 到后级输入 [V_IL, V_IH] 的噪声容限映射；右图为蝴蝶曲线最大内接正方形 SNM 与旋转 45° 差函数极值法。

拐点判据与噪声容限（与）： $\left.\frac{\mathrm{d}V_{out}}{\mathrm{d}V_{in}}\right\rvert_{V_{IL}, V_{IH}} = -1, \qquad NM_L = V_{IL} - V_{OL}, \quad NM_H = V_{OH} - V_{IH}$

片内噪声缩放不变性（）： $V_N = H_n (V_{OH} - V_{OL}) \propto V_{DD} \implies \frac{NM}{V_N} \text{ 与核心电压 } V_{DD} \text{ 无关}$

理想反相器极限（）： $V_M = V_{IL} = V_{IH} = \frac{1}{2}V_{DD}$ ， $NM_L = NM_H = \frac{1}{2}V_{DD}$ ，最大内接正方形面积 $S_{\max} = \frac{1}{4}V_{DD}^2$ 。

2.1 斜率 $-1$ 拐点 $(V_{IL}, V_{IH})$ 与输入未定义区 $X$

在中，老师严格定义了逻辑门对输入电压的识别准则：

可再生门的 VTC 中间段斜率绝对值 $\lvert \mathrm{d}V_{out}/\mathrm{d}V_{in} \rvert > 1$ （噪声放大区），两侧平坦段斜率绝对值 $< 1$ （噪声压缩区）。这两个区域的临界分界点恰为 斜率等于 $-1$ （即 $\frac{\mathrm{d}V_{out}}{\mathrm{d}V_{in}} = -1$ ）的两个拐点（）！
我们将低输入侧斜率为 $-1$ $- 1$ 的拐点横坐标定义为 输入低电平上限 $V_{IL}$ ，高输入侧斜率为 $-1$ $- 1$ 的拐点横坐标定义为 输入高电平下限 $V_{IH}$ （）：
1. 当 $V_{in} \le V_{IL}$ 时：门电路位于平坦高输出区（ $\lvert A_v \rvert < 1$ ），确定性地识别为逻辑 $0$ ；
2. 当 $V_{in} \ge V_{IH}$ 时：门电路位于平坦低输出区（ $\lvert A_v \rvert < 1$ ），确定性地识别为逻辑 $1$ ；
3. 当 $V_{IL} < V_{in} < V_{IH}$ 时：落入未定义区（Indeterminate Region, 记为 $X$ ，）。此时门电路处于高增益放大区，不仅不保证逻辑识别正确（可能随机判为 $0$ 或 $1$ ），更危险的是其输出仍可能停留在 $V_{IL} \sim V_{IH}$ 之间，将未定义状态继续传向后级（）。

2.2 噪声容限 $(NM_L, NM_H)$ 与先进工艺 $V_{DD}$ 缩放的信噪比不变性

前级门在稳态下的额定输出为 $V_{OL}$ 和 $V_{OH}$ ，而后级门只需输入不超过 $V_{IL}$ 或不低于 $V_{IH}$ 即可正确识别。
两者之间的安全裕量即为噪声容限（Noise Margin，）： $NM_L = V_{IL} - V_{OL}, \qquad NM_H = V_{OH} - V_{IH}$ 老师一针见血地指出（）：数字逻辑门并不能“消除”物理噪声，它是通过提供 $NM_L$ 与 $NM_H$ 的安全缓冲带来“容忍”信号传输中叠加的偶然噪声！

这就引出了一个极具迷惑性的工程追问（）：随着工艺从 $0.18\,\mu\text{m}\;(1.8\,\text{V}) \to 65\,\text{nm}\;(1.2\,\text{V}) \to 28\,\text{nm}\;(0.9\,\text{V}) \to \text{FinFET}\;(0.7\,\text{V})$ 不断演进，核心电源电压 $V_{DD}$ 越来越低，噪声容限绝对值随之缩小，难道先进工艺的数字门越来越不可靠吗？

老师从片外噪声与片内噪声两个维度给出了严密解答：

噪声来源维度	物理机理与耦合模型	随先进工艺 $V_{DD}$ 降低的演变规律与工程对策
芯片外部接口噪声（Off-Chip IO）	外部电磁干扰幅度与芯片核电压 $V_{DD}$ 无关（）	核电压越低确实越难抵御外部固定幅度干扰 $\implies$ 芯片 IO 接口维持 $5\,\text{V} / 3.3\,\text{V} / 2.5\,\text{V} / 1.8\,\text{V}$ 高电平标准，不随核心电压降低（）
芯片内部耦合噪声（On-Chip Core）	源自相邻互连线串扰（Crosstalk）与电源/地线反弹耦合，噪声幅度正比于信号摆幅： $V_N = H_n \cdot \Delta V_{\text{swing}} \propto H_n \cdot V_{DD}$	噪声容限 $NM \propto V_{DD}$ ，同时片内噪声源幅度 $V_N \propto V_{DD}$ ，故相对信噪比 $NM / V_N \propto 1/H_n$ 与电源电压 $V_{DD}$ 完全无关（）！先进工艺噪声恶化源于布线复杂度 $H_n$ 上升而非 $V_{DD}$ 降低

2.3 SRAM 静态噪声容限（SNM）与 $45^\circ$ 旋转对角线极值求解法

对于两级反相器交叉耦合构成的 SRAM 存储单元，工程上广泛采用第二种噪声容限定义——静态噪声容限（Static Noise Margin, SNM，）：

几何定义：在正函数 $f(V)$ 与反函数 $f^{-1}(V)$ 围成的“蝴蝶翅膀（Butterfly Curve）”内部，能够塞进的最大正方形的边长（或面积）（）。
$45^\circ$ 坐标旋转解析求解法（）：由于内接正方形的对角线严格平行于 $45^\circ$ 线，若将 $(V_{in}, V_{out})$ 坐标系顺时针旋转 $45^\circ$ 变换为新坐标 $(u, v)$ ，则原函数 $f$ 与反函数 $f^{-1}$ 化为定义在同一横轴 $u$ 上的两个单值函数 $F_1(u)$ 与 $F_2(u)$ 。两者之差 $\Delta F(u) = F_1(u) - F_2(u)$ 的局部极大值与极小值，直接给出了蝴蝶两翼最大内接正方形的对角线长度 $D_{\max} = \sqrt{2}\,\text{SNM}$ 及其精确位置！
理想反相器 vs 实际 TTL 反相器（）：理想反相器在 $V_M = V_{DD}/2$ 处垂直翻转， $V_{OL}=0, V_{OH}=V_{DD}$ ， $NM_L = NM_H = V_{DD}/2$ ，蝴蝶翅膀可塞入边长为 $V_{DD}/2$ （面积为 $V_{DD}^2/4$ ）的最大正方形；而实际 $5\,\text{V}$ TTL 反相器输出仅能达到 $0.4\,\text{V} \sim 3.8\,\text{V}$ ，且 $V_M \approx V_{DD}/3$ 严重偏心，导致其低侧 SNM 正方形极度萎缩。

LAB 1.2 · NOISE MARGIN & PATHOLOGY

反相器噪声容限缩放不变性与三大病态 VTC 诊断台

调节中区斜率增益 |g|、翻转中心偏移 ΔV_M 与摆幅退化量 ΔV_swing，验证噪声容限关于 V_DD 的缩放不变性，并诊断课堂三大病态 VTC（无增益/偏移/非满幅开口）。

过渡区电压增益 |g|6.5 V/V

翻转中心偏移 ΔV_M0 V

输出轨摆幅损失 ΔV_loss0 V

低/高噪声容限 NM_L / NM_H1.06 V / 1.06 VV_IL=1.06V · V_IH=1.44V

木桶短板有效 SNM0.76 V (30% V_DD)✓ 双翼均衡，抗噪稳健

1. 归一化 VTC 与未定义过渡区宽度 ΔV_XV_M=1.25V · 过渡区宽度 ΔV_X=0.38V

2. 级联信号摆幅分解与病态机理判据NM_L = V_IL - V_OL · NM_H = V_OH - V_IH

STEP-BY-STEP CIRCUIT & FORMULA DERIVATION · 课堂电路状态机与公式分步推演

Step ①求导定位斜率 $-1$ 拐点 $V_{IL}$ 与 $V_{IH}$

\left.\frac{\mathrm{d}f(V_{in})}{\mathrm{d}V_{in}}\right\rvert_{V_{in}=V_{IL}} = -1, \qquad \left.\frac{\mathrm{d}f(V_{in})}{\mathrm{d}V_{in}}\right\rvert_{V_{in}=V_{IH}} = -1

对应：将 VTC 划分为低输入区 $[0, V_{IL}]$ （ $\lvert A_v \rvert < 1$ ）、未定义放大区 $(V_{IL}, V_{IH})$ （ $\lvert A_v \rvert > 1$ ）与高输入区 $[V_{IH}, V_{DD}]$ 。

Step ②计算级联高低电平噪声容限 $NM_L$ 与 $NM_H$

NM_L = \lvert V_{IL} - V_{OL} \rvert = V_{IL} - V_{OL}, \qquad NM_H = \lvert V_{OH} - V_{IH} \rvert = V_{OH} - V_{IH}

对应：只要传输线叠加的噪声峰值不超过 $NM_L$ （低态）或 $NM_H$ （高态），后级门依然能 100% 恢复正确逻辑。

Step ③旋转 $45^\circ$ 坐标系求解蝴蝶曲线最大正方形 $\text{SNM}$

\text{SNM} = \frac{1}{\sqrt{2}} \min\Bigl(\max_{u \in \text{左翼}} \lvert F_1(u) - F_2(u) \rvert,\; \max_{u \in \text{右翼}} \lvert F_1(u) - F_2(u) \rvert\Bigr)

对应：旋转 $45^\circ$ 后正方形对角线垂直于新横轴 $u$ ，两曲线纵坐标之差的极值即为最大内接正方形对角线 $D_{\max} = \sqrt{2}\,\text{SNM}$ 。

PPA 工程折中与复旦 881 高频母题思辨 (CRITICAL INSIGHT & 881 PITFALL)

【复旦 881 高频母题思辨】课堂结尾留下的三幅病态蝴蝶曲线诊断：为什么信号摆幅大，反相器的抗噪质量（SNM）却未必高？ 在思考题中，老师展示了左、中、右三幅偏离理想蝴蝶曲线的反例，它们分别对应数字 IC 设计中必须规避的三大静态缺陷：

左图缺陷——输出摆幅未达轨到轨（ $V_{OH} < V_{DD}$ 或 $V_{OL} > 0$ ，典型如 NMOS 传输管阈值损失或有比伪 NMOS 逻辑）：由于高低电平本身缩水，蝴蝶翅膀外框内缩，内接正方形面积显著减小。
中图缺陷——过渡区电压增益 $\lvert g \rvert$ 过小（斜率不够陡峭）：虽然 $V_{OL}=0, V_{OH}=V_{DD}$ 且 $V_M = V_{DD}/2$ 对称，但过渡段过于平缓，导致 $V_{IL}$ 极小、 $V_{IH}$ 极大，未定义区 $(V_{IL}, V_{IH})$ 吞噬了绝大部分摆幅，蝴蝶两翼变瘪，SNM 急剧恶化。
右图缺陷——翻转阈值 $V_M$ 严重偏离 $V_{DD}/2$ （P/NMOS 驱动强度比严重失配）：虽然摆幅满轨且过渡区陡峭，但 $V_M$ 严重偏向一侧，导致蝴蝶两只翅膀一大一小（木桶短板效应：整体抗噪能力取决于较小的那个正方形 $\min(NM_L, NM_H)$ ），窄侧遇到微小单向噪声即发生误翻转！

本节方法论与考题要点沉淀 · KEY TAKEAWAYS

斜率 $-1$ 准则：逻辑判决边界是 $\mathrm{d}V_{out}/\mathrm{d}V_{in} = -1$ 的拐点 $(V_{IL}, V_{IH})$ ，而非对称中心 $V_M$ 。
容忍而非消除：数字门通过 $NM_L = V_{IL} - V_{OL}$ 与 $NM_H = V_{OH} - V_{IH}$ 容忍传输噪声；片内串扰 $V_N \propto V_{DD}$ ，故低压先进工艺不会因 $V_{DD}$ 降低而丧失片内相对噪声容限。
木桶短板与三大静态指标：高质量反相器需同时满足满摆幅（ $V_{OH}=V_{DD}, V_{OL}=0$ ）、高过渡区增益（ $\lvert g \rvert \gg 1$ ）与居中对称的 $V_M \approx V_{DD}/2$ 。

标记本节已精读

SECTION 03 · 对应原课 P03 (1.3 CMOS反相器的静态传递特征与参数Ⅰ · 00:00–27:26)

3. MOS 器件符号规范、零阶开关模型与负载线五区映射：轨到轨摆幅与 VTC 五段几何形态从何而来？（1.3 节）

从场效应管（FET）家族谱系与数字集成电路三端/四端增强型 MOS 符号规范出发，阐明为什么 NMOS 只宜下拉传强 $0$ 、PMOS 只宜上拉传强 $1$ （），通过零阶开关电阻模型证明容性负载下 CMOS 反相器完美的轨到轨特性 $(V_{OL}=0, V_{OH}=V_{DD})$ ，并用短沟道负载线交点法完整推演出 VTC 的 A–E 五大工作区（）。

CLASSROOM CIRCUIT & SLIDE VECTOR RECONSTRUCTION · 课堂电路/特性原图与红笔批注矢量化复原

课堂原图复原 3：零阶 RC 开关模型与负载线映射 VTC 五大工作区（）

复原第 1.3 节第 5 页与第 18 页课件及老师红笔圈注：左图为代入零阶开关电阻模型后高低输入下的等效电路；右图为 7 个负载线交点映射出的 VTC 五段工作区（A–E）。

零阶模型轨到轨（）：纯容性负载 $C_L$ 稳态无直流路径，导通电阻 $R_p, R_n$ 仅决定瞬态充放电时间常数 $\tau = R C_L$ ，不影响稳态 $V_{OH}=V_{DD},\; V_{OL}=0$ 。

PMOS 负载线坐标变换（）： $V_{GSp} = V_{in} - V_{DD}, \quad V_{DSp} = V_{out} - V_{DD}, \quad I_{Dn}(V_{in}, V_{out}) = \lvert I_{Dp}(V_{in}-V_{DD}, V_{out}-V_{DD}) \rvert$

五区几何本质（）：A/E 区为水平常数线，B 区为开口向下抛物线分支，D 区为开口向上抛物线分支，C 区为双管饱和高增益陡降线段。

3.1 FET 家族树与数字 IC 器件符号规范：绝不混用分立功率管符号

在中，老师首先纠正在绘制集成电路原理图时最常见的符号错误：

增强型（Enhancement）vs 耗尽型（Depletion）MOSFET：数字集成电路几乎清一色采用增强型 MOS 管（ $V_{Tn} > 0, V_{Tp} < 0$ ， $V_{GS}=0$ 时关断，作为理想开关管）；而耗尽型器件在 $V_{GS}=0$ 时已存在导电沟道（常通，符号中画粗黑沟道线，），仅在特定模拟/负载场合充当可调电阻。
数字三端符号 vs 模拟四端衬底符号：数字 IC 中所有 NMOS 衬底（Body）默认接最低电位 $\text{GND}$ ，所有 PMOS 衬底默认接最高电位 $V_{DD}$ ，故常省略衬底端简化为最左侧的无箭头三端符号（PMOS 栅极带反相圆圈，）。
严禁混用分立器件或 JFET 符号（）：凡是带外圆圈的符号均为分立功率器件；凡是栅极与沟道间无绝缘间隙的均为结型场效应管（JFET），在 CMOS 集成电路设计图中出现即判为严重规范错误。

3.2 为什么 NMOS 做下拉传强 $0$ 、PMOS 做上拉传强 $1$ ？

在中，老师给出了构建互补 CMOS 门的底层物理依据：

NMOS 开关行为：栅端 $G=0$ 时源漏断开；栅端 $G=1\;(V_{DD})$ 时导通。但导通质量取决于源端接什么电平——当源端接 $\text{GND}$ 时，它能把干净彻底的强低电平传递到漏端（传强 $0$ ）；若拿它传递高电平 $V_{DD}$ ，当源端电位升至 $V_{DD}-V_{Tn}$ 时 $V_{GS}$ 即跌至阈值而夹断（传弱 $1$ ）。因此 NMOS 天生适合作为下拉器件（Pull-Down Network）接地传 $0$ （）。
PMOS 开关行为：正好对偶——栅端 $G=1\;(V_{DD})$ 时断开；栅端 $G=0$ 时导通，且源端接 $V_{DD}$ 时能毫无损失地传强 $1$ ，而传 $0$ 能力很弱（卡在 $\lvert V_{Tp} \rvert$ ）。因此 PMOS 天生适合作为上拉器件（Pull-Up Network）接电源传 $1$ （）。

3.3 代入零阶开关模型：容性负载 $C_L$ 成就完美的轨到轨 $(0, V_{DD})$

将上拉单 PMOS 与下拉单 NMOS 组合成 CMOS 反相器，并代入包含串联导通电阻 $(R_n, R_p)$ 的零阶开关模型（）：

数字 IC 的纯容性负载特征（）：在片上信号链中，反相器驱动的下一级仍然是 CMOS 逻辑门的绝缘栅极（二氧化硅电容 $C_L$ ），并不存在直接连往电源或地的直流电阻负载！
稳态零电流与满摆幅证明（）：
- 当 $V_{in} = V_{DD}$ 时，PMOS 开关彻底断开（ $R_p = \infty$ ），NMOS 导通为电阻 $R_n$ 。由于容性负载 $C_L$ 稳态直流电流为 $0$ ， $R_n$ 上无压降，故稳态输出严格等于地电位： $V_{OL} = 0\;(\text{GND})$ ；
- 当 $V_{in} = 0$ 时，NMOS 彻底断开，PMOS 导通为电阻 $R_p$ ，稳态下无直流电流流过 $R_p$ ，故输出严格等于电源电压： $V_{OH} = V_{DD}$ 。
- 这意味着静态 CMOS 反相器不仅没有静态直流功耗，而且实现了电源电压约束下的最大理论信号摆幅 $\Delta V = V_{DD}$ ！

3.4 短沟道 $I_D\text{–}V_{DS}$ 坐标变换与负载线七点映射出 VTC 五大工作区

为了求取过渡区的精确轨迹，老师在中引入了 $0.25\,\mu\text{m}$ 短沟道器件输出特性族，并通过坐标三步变换将 PMOS 与 NMOS 画入同一 $(V_{out}, I_D)$ 平面求交点：

变量代换（）：NMOS 源端接地，故 $V_{GSn} = V_{in},\; V_{DSn} = V_{out}$ ；PMOS 源端接 $V_{DD}$ ，故需将负向的 $V_{GSp}, V_{DSp}, I_{Dp}$ 统一变换为相对于地的正坐标： $V_{GSp} = V_{in} - V_{DD}, \qquad V_{DSp} = V_{out} - V_{DD}, \qquad I_D = I_{Dn} = -I_{Dp}$
遍历 7 个典型 $V_{in}$ 寻找负载线唯一交点，映射出 VTC 的 A–E 五大工作区（）：

区域	输入 $V_{in}$ 范围	NMOS 状态	PMOS 状态	直流电流 $I_D$ 与 VTC 曲线几何特征
A 区	$0 \le V_{in} \le V_{Tn}$	截止区 (Cutoff)	线性区 (Linear)	$I_D = 0$ ，交点死死钉在 $(V_{out}=V_{DD}, I_D=0)$ ，VTC 为水平直线 $V_{out}=V_{DD}$ （）
B 区	$V_{Tn} < V_{in} < V_{IL\sim V_M}$	饱和区 (Saturation)	线性区 (Linear)	NMOS 开启抽流， $I_D > 0$ 爬升；定量上为开口向下的抛物线分支（与）
C 区	$V_{in} \approx V_M$	饱和区 (Saturation)	饱和区 (Saturation)	NP 双管同时饱和，交点对 $V_{in}$ 极度敏感，形成高增益陡峭直线段， $I_D$ 达峰值（）
D 区	$V_M < V_{in} < V_{DD} - \lvert V_{Tp} \rvert$	线性区 (Linear)	饱和区 (Saturation)	NMOS 强导通拉低 $V_{out}$ ，定量上为开口向上的抛物线分支（与）
E 区	$V_{DD} - \lvert V_{Tp} \rvert \le V_{in} \le V_{DD}$	线性区 (Linear)	截止区 (Cutoff)	PMOS 彻底关断， $I_D = 0$ ，VTC 贴死水平底线 $V_{out} = 0$ （）

LAB 1.3 · LOAD-LINE & 5 REGIONS

PMOS/NMOS 负载线镜像交点与 VTC 五工作区 (A–E) 映射器

拖动输入电平 V_in 从 0V 扫至 2.5V，实时追踪 NMOS 曲线簇与 PMOS 镜像负载线的唯一交点 (V_out, I_D)，直观理解为什么只有 C 区双饱和才产生陡峭翻转。

当前扫描输入电压 V_in1.25 V

阈值电压 V_Tn = |V_Tp|0.43 V

沟道调制系数 λ0.06 V⁻¹

当前工作区与稳态输出 V_out1.25 VC 区 (双管同处饱和/速度饱和)

1. VTC 五工作区 (A→E) 扫描轨迹与工作点当前 V_in=1.25V → V_out=1.25V

2. PMOS / NMOS 实时导通状态与负载线方程PMOS 源极接 V_DD：镜像平移 V_DSp = V_out - V_DD

STEP-BY-STEP CIRCUIT & FORMULA DERIVATION · 课堂电路状态机与公式分步推演

Step ①代入零阶理想开关+串联导通电阻模型求解端点

V_{in}=0 \implies S_n\text{ 断}, R_p\text{ 通}, I_{DC}=0 \implies V_{OH}=V_{DD}; \quad V_{in}=V_{DD} \implies V_{OL}=0

对应：因为数字门后级是绝缘栅电容 $C_L$ ，直流稳态下导通电阻 $R_p$ 或 $R_n$ 上压降严格为 $0$ 。

Step ②将 PMOS 输出特性翻转平移至统一 $(V_{out}, I_D)$ 平面

I_{Dp}(V_{DSp}, V_{GSp}) \xrightarrow[\text{横轴平移 } +V_{DD}]{\text{电流取正, } V_{GS}\text{ 换 } V_{in}} I_{Dp}(V_{out}-V_{DD}, V_{in}-V_{DD})

对应：在同一 $V_{in}$ 下，NMOS 曲线从原点向右上方延伸，PMOS 曲线从 $(V_{DD}, 0)$ 向左上方延伸，两线必有唯一交点。

Step ③由阈值与饱和边界划分 A、B、C、D、E 五个工作区

\text{A: } V_{in}<V_{Tn}; \; \text{B: } V_{out}>V_{in}-V_{Tn}; \; \text{C: NP双饱和}; \; \text{D: } V_{out}<V_{in}+\lvert V_{Tp}\rvert; \; \text{E: } V_{in}>V_{DD}-\lvert V_{Tp}\rvert

对应：跨过 $V_{out} = V_{in} - V_{Tn}$ 虚线标志着 NMOS 在饱和与线性区之间切换；跨过 $V_{out} = V_{in} + \lvert V_{Tp} \rvert$ 标志着 PMOS 在线性与饱和区之间切换。

PPA 工程折中与复旦 881 高频母题思辨 (CRITICAL INSIGHT & 881 PITFALL)

【复旦 881 必考概念陷阱】课堂特别强调：当 $V_{in}=0\,\text{V}$ 、 $V_{out}=V_{DD}$ 且稳态电流 $I_D = 0$ 时，为什么 PMOS 处于“线性区（Linear）”而不是“截止区（Cutoff）”？如果输出端不小心接了一个接地电阻负载 $R_L$ ， $V_{OH}$ 还会等于 $V_{DD}$ 吗？

为什么 $I_D=0$ 却是线性区：判断 MOS 管处于截止区还是导通区（线性/饱和），看的是栅源电压是否超过阈值形成反型层沟道，而不是看漏极电流是否为零！当 $V_{in}=0$ 时，PMOS 的 $\lvert V_{GSp} \rvert = V_{DD} \gg \lvert V_{Tp} \rvert$ ，表面反型层（导电沟道）完全开启，相当于一个连通的低阻电阻 $R_p$ ；之所以没有电流（ $I_D=0$ ），仅仅是因为漏源两端电势相等（ $V_{DSp} = V_{out} - V_{DD} = 0 < \lvert V_{GSp} - V_{Tp} \rvert$ ），没有电势差驱动载流子漂移。因此在器件物理上它严格处于深线性区（Deep Triode/Linear Region）！
若后级接阻性负载 $R_L$ 的后果（）：一旦输出端接有接地电阻 $R_L$ ，在 $V_{in}=0$ 时就会形成 $V_{DD} \to R_p \to R_L \to \text{GND}$ 的直流分压回路，输出高电平退化为 $V_{OH} = V_{DD} \cdot \frac{R_L}{R_p + R_L} < V_{DD}$ ，既丧失了轨到轨摆幅，又产生了持续的静态直流功耗！这正是 CMOS 数字电路只能带容性负载、带不动小阻值阻性负载的原因。

本节方法论与考题要点沉淀 · KEY TAKEAWAYS

互补分工原则：NMOS 传强 $0$ 弱 $1$ 故做下拉网（PDN），PMOS 传强 $1$ 弱 $0$ 故做上拉网（PUN）。
容性负载成就满摆幅：正因为后级输入是纯电容 $C_L$ （稳态 $I_{DC}=0$ ），零阶模型下 CMOS 反相器才能实现 $V_{OL}=0,\; V_{OH}=V_{DD}$ 的完美轨到轨输出。
五区状态速记：A 区（N截/P线） $\to$ B 区（N饱/P线） $\to$ C 区（N饱/P饱，高增益过渡） $\to$ D 区（N线/P饱） $\to$ E 区（N线/P截）。

标记本节已精读

SECTION 04 · 对应原课 P04 (1.4 CMOS反相器的静态传递特征与参数Ⅱ · 00:00–27:33)

4. 短沟道速度饱和模型、翻转阈值 $V_M$ 、中区增益 $g$ 与亚阈值电压极限：为什么对称设计需 $W_p/W_n \approx 3.5$ ，而 $V_{DD}$ 无法低于 $4\,kT/q$ ？（1.4 节）

引入 $0.25\,\mu\text{m}$ 短沟道速度饱和电流方程（），通过令 C 区双管饱和电流相等推导出翻转阈值 $V_M$ 的显式闭合解与对称宽长比判据（），用分段线性近似求得 $V_{IL}$ 、 $V_{IH}$ 与沟道长度调制决定的中区增益 $g$ （），最后揭示亚阈值工作下五工作区坍缩为三区及 $V_{DD} > 3\sim 4\,kT/q$ 的热力学硬极限（）。

CLASSROOM CIRCUIT & SLIDE VECTOR RECONSTRUCTION · 课堂电路/特性原图与红笔批注矢量化复原

课堂原图复原 4：短沟道 $V_M$ 尺寸调谐曲线、分段线性切线法与亚阈值 $V_{DD}$ 极限（）

复原第 1.4 节第 3–4 页与第 6–8 页课件：左图为

V_M

随

W_p/W_n

的对数缓变曲线（标注

r=1

对称点

W_p/W_n \approx 3.5

）；中图为斜率

g

切线近似求

V_{IL}

、

V_{IH}

；右图为

V_{DD}

从

2.5\,\text{V}

降至

50\,\text{mV}

的亚阈值坍缩。

短沟道翻转阈值（）： $V_M = \frac{(V_{Tn} + V_{DSATn}/2) + r(V_{DD} + V_{Tp} + V_{DSATp}/2)}{1+r} \approx \frac{r V_{DD}}{1+r}$

切线法求拐点与未定义区（）： $V_{IL} = V_M + \frac{V_{DD}-V_M}{g}, \quad V_{IH} = V_M - \frac{V_M}{g}, \quad V_{IH}-V_{IL} = -\frac{V_{DD}}{g}$

中区增益与热力学下限（与）： $g = -\frac{1+r}{(V_M - V_{Tn} - V_{DSATn}/2)(\lambda_n - \lambda_p)}, \qquad V_{DD,\min} \approx 3\sim 4\,\frac{kT}{q} \approx 50\sim 100\,\text{mV}$

4.1 $0.25\,\mu\text{m}$ 短沟道统一速度饱和模型：饱和电流由平方律退化为一次线性律

要定量求解翻转阈值 $V_M$ 与拐点 $(V_{IL}, V_{IH})$ ，必须将负载线交点转化为代数方程。在中，老师针对深亚微米短沟道器件引入了包含速度饱和电压 $V_{DSAT}$ 与沟道长度调制系数 $\lambda$ 的三段式统一电流模型： $I_D = k' \frac{W}{L} \left[ (V_{GS} - V_T) V_{\min} - \frac{V_{\min}^2}{2} \right] (1 + \lambda V_{DS}), \qquad V_{\min} = \min(V_{GS} - V_T,\; V_{DS},\; V_{DSAT})$

短沟道速度饱和的核心特征（）：长沟道器件要等到 $V_{DS} = V_{GS} - V_T$ 才夹断饱和，饱和电流正比于 $(V_{GS}-V_T)^2$ ；而在短沟道高横向电场下，载流子在 $V_{DS}$ 远未达到 $V_{GS}-V_T$ 时漂移速度即达到饱和极限（对应固定的 $V_{\min} = V_{DSAT}$ ）。代入上式立得短沟道速度饱和区电流： $I_{DSAT} = k' \frac{W}{L} V_{DSAT} \left( V_{GS} - V_T - \frac{V_{DSAT}}{2} \right) (1 + \lambda V_{DS})$ 物理洞察：短沟道速度饱和电流与栅源过驱动电压呈一次线性关系（而非长沟道平方律），仅对纵向沟道长度调制保留 $(1+\lambda V_{DS})$ 修正！
典型 $0.25\,\mu\text{m}$ 工艺非对称参数（）：由于电子迁移率远高于空穴，NMOS 与 PMOS 的本征驱动能力存在超过 $3.5$ $3.5$ 倍的天然差距：
- NMOS： $V_{Tn} = +0.43\,\text{V},\; V_{DSATn} = +0.63\,\text{V},\; k'_n = 115\,\mu\text{A/V}^2,\; \lambda_n = 0.06\,\text{V}^{-1}$
- PMOS： $V_{Tp} = -0.40\,\text{V},\; V_{DSATp} = -1.00\,\text{V},\; k'_p = -30\,\mu\text{A/V}^2,\; \lambda_p = -0.10\,\text{V}^{-1}$

4.2 开关阈值 $V_M$ 的闭合解析推导與对称设计铁律 $(W/L)_p / (W/L)_n \approx 3.5$

当反相器处于翻转阈值点 $V_{in} = V_{out} = V_M$ （C 区中心，）时，NMOS 与 PMOS 同时工作在速度饱和区，且忽略一阶沟道长度调制（令 $1 + \lambda V_{DS} \approx 1$ ）时，上拉电流与下拉电流大小严格相等 $I_{Dn}(V_M) + I_{Dp}(V_M) = 0$ ： $k_n V_{DSATn}\left(V_M - V_{Tn} - \frac{V_{DSATn}}{2}\right) + k_p V_{DSATp}\left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2}\right) = 0$ 引入短沟道等效驱动强度比 $r$ ： $r \triangleq \frac{k_p V_{DSATp}}{k_n V_{DSATn}} = \frac{\lvert k'_p V_{DSATp} \rvert (W/L)_p}{k'_n V_{DSATn} (W/L)_n}$ 直接解关于 $V_M$ 的一元一次方程，即得课堂第 3 页板书的短沟道 $V_M$ 精确闭合公式（）： $V_M = \frac{\left(V_{Tn} + \dfrac{V_{DSATn}}{2}\right) + r\left(V_{DD} + V_{Tp} + \dfrac{V_{DSATp}}{2}\right)}{1 + r}$

老师由此提炼出三条直接统治版图尺寸设计的工程法则（）：

高电源电压简化式：当 $V_{DD} \gg V_T, V_{DSAT}$ 时，分子中阈值与速度饱和项可略去，简化为： $V_M \approx \frac{r \cdot V_{DD}}{1 + r}$
对称反相器的尺寸比例铁律（）：若要求最佳抗噪对称性 $V_M = \frac{1}{2}V_{DD}$ ，则必须使分子分母满足 $r \approx 1$ （严格代入 $0.25\,\mu\text{m}$ 参数解 $V_M = 1.25\,\text{V}$ ）： $\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn}}{\lvert k'_p V_{DSATp} \rvert} \cdot \frac{V_M - V_{Tn} - V_{DSATn}/2}{V_{DD} - V_M + V_{Tp} + V_{DSATp}/2} \approx 3.5$ 也就是说：为了弥补空穴迁移率与速度饱和的劣势，PMOS 的沟道宽度 $W_p$ 必须设计为 NMOS 宽度 $W_n$ 的 $3\sim 3.5$ 倍，才能把 $V_M$ 拉回 $V_{DD}/2$ 中点！
尺寸调谐方向与对数迟钝性（）：
- 增大 PMOS/NMOS 宽长比 $(W_p/W_n \uparrow)$ $\implies$ 上拉变强 $\implies$ VTC 整条过渡段向右平移（ $V_M \uparrow$ ）；反之增大 NMOS 宽长比使 VTC 向左平移（ $V_M \downarrow$ ）。
- 对数坐标下的迟钝性：老师指着第 4 页半对数曲线（）强调，横轴 $W_p/W_n$ 跨越数倍的对数区间，纵轴 $V_M$ 仅在 $0.9\,\text{V} \sim 1.5\,\text{V}$ 窄带内缓变。这既是制造良率的福音（工艺偏差导致管宽漂移 $10\%\sim 20\%$ 时 $V_M$ 几乎不动，电路极其鲁棒），也是设计调参的警示（不要妄想靠微调管宽来大幅移动翻转阈值）。

4.3 分段线性化求解 $V_{IL}, V_{IH}$ 与过渡区增益 $g$ 的物理决定因素

直接在 B 区、D 区对非线性方程求导 $\mathrm{d}V_{out}/\mathrm{d}V_{in} = -1$ 过于繁琐。老师在给出了一种优雅的三段折线近似法（Piecewise-Linear Approximation）：将 VTC 近似为上水平线 $V_{out}=V_{DD}$ 、过 $(V_M, V_M)$ 且斜率为 $g$ （ $g < 0$ ）的C区切线、以及下水平线 $V_{out}=0$ 。

切线交点求 $V_{IL}$ 与 $V_{IH}$ （）：过点 $(V_M, V_M)$ 、斜率为 $g$ 的切线方程为 $V_{out} - V_M = g(V_{in} - V_M)$ 。分别令 $V_{out}=V_{DD}$ 与 $V_{out}=0$ ，立得： $V_{IL} = V_M + \frac{V_{DD} - V_M}{g} = V_M - \frac{V_{DD} - V_M}{\lvert g \rvert}, \qquad V_{IH} = V_M - \frac{V_M}{g} = V_M + \frac{V_M}{\lvert g \rvert}, \qquad \Delta V_{\text{undef}} = V_{IH} - V_{IL} = -\frac{V_{DD}}{g} = \frac{V_{DD}}{\lvert g \rvert}$ 这组公式直观证明了：过渡区增益 $\lvert g \rvert$ 越大，未定义区宽度 $V_{DD}/\lvert g \rvert$ 越窄， $V_{IL}$ 与 $V_{IH}$ 越逼近 $V_M$ ，噪声容限越大！
过渡区增益 $g$ 由谁决定？（）：在 C 区双管同时饱和时，若忽略沟道长度调制（ $\lambda_n = \lambda_p = 0$ ），饱和电流与 $V_{out}$ 完全无关，此时 $g \to -\infty$ （垂直翻转）。正是因为实际器件存在有限的沟道长度调制 $\lambda_n, \lambda_p > 0$ （输出电导 $g_{ds} = \lambda I_D$ ），对电流平衡方程两边关于 $V_{in}$ 隐函数求导，得到： $g = \left.\frac{\mathrm{d}V_{out}}{\mathrm{d}V_{in}}\right\rvert_{V_M} = -\frac{g_{mn} + g_{mp}}{g_{dsn} + g_{dsp}} = -\frac{1 + r}{\left(V_M - V_{Tn} - \dfrac{V_{DSATn}}{2}\right)(\lambda_n - \lambda_p)}$ 关键结论：过渡区增益 $\lvert g \rvert$ 主要受控于沟道长度调制系数 $(\lambda_n - \lambda_p)$ （在模拟电路中即本征增益 $g_m r_o$ ）以及电源电压决定的分子过驱动项，而与晶体管宽度 $W$ 几乎无关！

4.4 电源电压 $V_{DD}$ 缩放至亚阈值区：从五工作区坍缩到 $4\,kT/q$ 热力学硬极限

当为了超低功耗将 $V_{DD}$ 一路降低至低于阈值电压 $V_T$ 时，CMOS 反相器还能工作吗？（）

五工作区坍缩为三工作区（）：当 $V_{DD} < V_{Tn} + \lvert V_{Tp} \rvert$ （甚至 $V_{DD} < V_T$ ）时，MOS 管不再经历经典强反型线性区与饱和区的切换，而是工作在亚阈值弱反型导电区（Subthreshold Region），其电流随 $V_{GS}$ 呈指数变化且受漏源热电压因子 $(1 - e^{-V_{DS}/v_T})$ 调制。此时原 VTC 的 A、B、C、D、E 五个工作区坍缩为仅有三个亚阈值工作区（关断区 $\to$ 双管亚阈值指数过渡区 $\to$ 关断区）！
中区增益先升后崩与 $50\sim 100\,\text{mV}$ 极限（与）：
- 在强反型区适当降低 $V_{DD}$ 时，上式分母中的 $(V_M - V_{Tn} - V_{DSATn}/2)$ 减小，过渡区增益 $\lvert g \rvert$ 反而先随 $V_{DD}$ 降低而升高（参见第 7 页 $V_{DD}=2.5\,\text{V} \to 0.5\,\text{V}$ 的实测 VTC 族，连 $0.5\,\text{V}$ 下依然保持极其漂亮的陡峭阶跃！）；
- 然而一旦 $V_{DD}$ 跌破约 $3\sim 4\,\text{倍热电压 } kT/q$ （室温下 $kT/q \approx 26\,\text{mV}$ ，故极限为 $50\sim 100\,\text{mV}$ ），亚阈值区的漏源因子 $(1 - e^{-V_{DS}/v_T})$ 彻底丧失电流饱和特性，中区增益 $\lvert g \rvert$ 瞬间崩塌至 $< 1$ ，VTC 退化为一条斜率平缓的对角线（见第 7 页 $V_{DD}=0.05\,\text{V}$ 曲线），逻辑再生能力彻底消失！这就是硅基 MOSFET 不可逾越的室温热力学电压下限。

LAB 1B · 1.2–1.4 节

0.25-μm 短沟道 CMOS 反相器 VTC 五工作区、蝴蝶 SNM 与亚阈值退化沙盘

课堂核心结论（ 与）：验证 V_M 对 (W/L)_p/(W/L)_n 的对数钝感性，观察左图内接蝴蝶正方形 SNM 与右图 A–E 五区短路电流峰 I_D。

宽长比之比 (W/L)_p / (W/L)_n3.5×0.25-μm 下 W_p/W_n≈3.5 时 r=1, V_M=V_DD/2

核心电源电压 V_DD2.50 VV_Tn+|V_Tp|=0.83V；低于此值坍缩为亚阈值三区

沟道长度调制因子 (λ_n − λ_p)1.0×λ 越小 → C区输出阻抗越高 → 增益 |g| 越陡峭

翻转阈值 V_M / 增益 |g|1.25V / 30.3V_IL=1.21V · V_IH=1.29V

工作区模式与峰值电流强反型 5 区 (A–E)C区双饱和峰值 145 μA

噪声容限 NM_L / NM_H1.21 / 1.21 V未定义过渡区 ΔV=0.08 V

蝴蝶曲线最大正方形 SNM1.14 V受限于 min(左翼, 右翼) 木桶短板

1. 五工作区 VTC 曲线与蝴蝶内接正方形 SNM实线 f(V) · 虚线 f⁻¹(V) · 双翼最大正方形

2. 直流直通电流峰 I_D(V_in) 与级联噪声容限条上：C区双饱和电流峰 · 下：NM_L / 未定义区 / NM_H 占比

STEP-BY-STEP CIRCUIT & FORMULA DERIVATION · 课堂电路状态机与公式分步推演

Step ①建立 C 区 NP 双管速度饱和电流平衡方程

k_n V_{DSATn}\left(V_M - V_{Tn} - \frac{V_{DSATn}}{2}\right) = \lvert k_p V_{DSATp}\rvert\left(V_{DD} - V_M - \lvert V_{Tp}\rvert - \frac{\lvert V_{DSATp}\rvert}{2}\right)

对应：在 $V_{in}=V_{out}=V_M$ 处忽略 $\lambda$ 项，令下拉速度饱和电流等于上拉速度饱和电流，解出 $V_M(r)$ 。

Step ②作过 $(V_M, V_M)$ 斜率为 $g$ 的切线求解 $V_{IL}$ 与 $V_{IH}$

V_{out} - V_M = g(V_{in} - V_M) \xrightarrow{V_{out}=V_{DD},\, 0} V_{IL} = V_M + \frac{V_{DD}-V_M}{g}, \quad V_{IH} = V_M - \frac{V_M}{g}

对应：将五段非线性 VTC 简化为三段折线，未定义过渡区宽度直接简化为 $V_{IH} - V_{IL} = -V_{DD}/g$ 。

Step ③纳入沟道长度调制 $\lambda$ 求导导出中区增益 $g$

I_{Dn}(1+\lambda_n V_{out}) + I_{Dp}(1+\lambda_p(V_{out}-V_{DD})) = 0 \xrightarrow{\mathrm{d}/\mathrm{d}V_{in}} g = -\frac{g_{mn}+g_{mp}}{g_{dsn}+g_{dsp}}

对应：若 $\lambda_n = \lambda_p = 0$ 则 $g \to -\infty$ ；有限增益完全受限于短沟道调制系数 $(\lambda_n - \lambda_p)$ 。

PPA 工程折中与复旦 881 高频母题思辨 (CRITICAL INSIGHT & 881 PITFALL)

【复旦 881 压轴综合辨析】为什么在版图设计中将 $(W/L)_p / (W/L)_n$ 从 $1$ 增大到 $3.5$ 可以显著改善低电平噪声容限 $NM_L$ ，但如果把 PMOS 和 NMOS 的宽度同时扩大 $10$ 倍（保持比例 $3.5$ 不变），静态 VTC 曲线、翻转阈值 $V_M$ 和噪声容限却几乎纹丝不动？这是区分“静态直流比例特征”与“动态瞬态驱动能力”的经典考题（与）：

静态 VTC 只取决于上拉与下拉的“相对强度比 $r$ ”：在稳态容性负载下（ $I_{DC}=0$ ），无论在 B/C/D 哪个过渡区，总有 $I_{Dn}(V_{in}, V_{out}) = \lvert I_{Dp}(V_{in}, V_{out}) \rvert$ 。若将 $W_p$ 与 $W_n$ 同乘 $10$ 倍，方程左右两边的电流同时放大 $10$ 倍并直接约去，系数比 $r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}}$ 、翻转阈值 $V_M$ 、中区增益 $g$ 以及拐点 $(V_{IL}, V_{IH})$ 完全保持不变！
同比例放大管宽改变的是什么？ 它把充电/放电饱和电流放大了 $10$ 倍（等效导通电阻 $R_p, R_n$ 缩小为 $1/10$ ），从而在驱动大型外部电容负载 $C_L$ 时显著缩短动态传播延时 $t_p$ （将在第 2 讲 – 深入展开），但代价是栅面积与动态功耗同比例激增。

本节方法论与考题要点沉淀 · KEY TAKEAWAYS

短沟道线性饱和律：速度饱和使饱和电流 $I_{DSAT} \propto (V_{GS} - V_T - V_{DSAT}/2)$ 呈一次线性关系；翻转阈值 $V_M \approx \frac{r}{1+r}V_{DD}$ 。
$W_p/W_n \approx 3.5$ 对称铁律：由于 $\mu_n > \mu_p$ 且 $\lvert V_{DSATp} \rvert > V_{DSATn}$ ，需令 $W_p \approx 3.5 W_n$ 方可实现 $r=1$ 、 $V_M = V_{DD}/2$ ；增大 $W_p/W_n$ 使 VTC 右移（ $V_M \uparrow, NM_L \uparrow, NM_H \downarrow$ ）。
三段折线与热力学极限： $V_{IH} - V_{IL} = V_{DD}/\lvert g \rvert$ ，增益 $\lvert g \rvert \propto 1/(\lambda_n - \lambda_p)$ ；亚阈值下五区坍缩为三区，室温最低工作电压极限为 $3\sim 4\,kT/q \approx 50\sim 100\,\text{mV}$ 。

标记本节已精读

FUDAN 881 & CLASSROOM CHECKS · 第 1 讲随堂思辨与 881 母题自测

检验你是否真正掌握了「门电路可再生性、静态噪声容限与 CMOS 反相器 VTC 精析」的物理机制与 881 考题边界

先独立判断，再展开详细解析。每道题均紧扣本讲（P01–P04）课堂追问与复旦 881 数字集成电路真题母题。

CHECK 01

【复旦 881 · 门电路可再生性与蛛网图判据】将一串奇数个（如 5 级）完全相同的反相器级联后，关于第 5 级输出电压与系统双稳态环路的关系，下列说法中唯一严密正确的是：

只要单级反相器在 $V_M$ 处电压增益绝对值 $\lvert A_v \rvert < 1$ ，经过足够多级级联后输出仍能收敛到 $V_{OH}$ 或 $V_{OL}$

具有可再生性的反相器，其正向 VTC 曲线 $V_{out} = f(V_{in})$ 与反向曲线 $V_{in} = f(V_{out})$ 必然存在 3 个交点，其中中间交点 $V_M$ 因局部环路增益 $G_{\text{loop}} = A_v^2 > 1$ 而成为排斥型亚稳态点

若将偶数级反相器首尾相接，无论初态落在何处，系统只能振荡而不可能稳定在逻辑 $0$ 或逻辑 $1$

双稳态环路一旦落入中间交点 $V_M$ ，即使存在热噪声，也会因正反馈锁定在 $V_M$ 处永不离开

CHECK 02

【复旦 881 · 噪声容限与先进工艺 $V_{DD}$ 缩放】某反相器的静态参数为 $V_{OH} = 2.4\,\text{V},\; V_{OL} = 0.1\,\text{V},\; V_{IL} = 0.9\,\text{V},\; V_{IH} = 1.4\,\text{V}$ 。关于其噪声容限及先进工艺 $V_{DD}$ 降低对片内抗噪能力的影响，正确的是：

$NM_L = 0.8\,\text{V},\; NM_H = 1.0\,\text{V}$ ；随着工艺演进核心电压 $V_{DD}$ 降低，片内互连耦合噪声 $V_N$ 也正比于 $V_{DD}$ 减小，故片内相对信噪比 $NM / V_N$ 与 $V_{DD}$ 无关

$NM_L = 0.9\,\text{V},\; NM_H = 1.4\,\text{V}$ ；核心电压 $V_{DD}$ 越低，片内相对信噪比 $NM / V_N$ 越差

$V_{IL}$ 与 $V_{IH}$ 定义为 VTC 曲线上电压增益 $A_v = -\infty$ 的点，且理想反相器的未定义区宽度为 $V_{DD} / 2$

数字门电路之所以能级联，是因为每个逻辑门内部集成了有源滤波器，能将电源与串扰噪声彻底清零

CHECK 03

【复旦 881 · 1.3 节负载线与五工作区状态判别】在容性负载 CMOS 反相器的静态 VTC 曲线（A $\to$ B $\to$ C $\to$ D $\to$ E 五区）中，当输入电压 $V_{in} = 0\,\text{V}$ 处于稳态时，PMOS 与 NMOS 的工作状态及漏极电流 $I_D$ 分别为：

PMOS 处于截止区，NMOS 处于截止区， $I_D = 0$ ， $V_{out} = V_{DD}$

PMOS 处于饱和区，NMOS 处于截止区， $I_D > 0$ ， $V_{out} = V_{DD} - \lvert V_{Tp} \rvert$

PMOS 处于深线性区（三极管区），NMOS 处于截止区， $I_D = 0$ ， $V_{out} = V_{DD}$

PMOS 处于线性区，NMOS 处于饱和区， $I_D = 0$ ， $V_{out} = V_{DD} / 2$

CHECK 04

【复旦 881 · 短沟道开关阈值 $V_M$ 与宽长比调谐】在 $0.25\,\mu\text{m}$ 短沟道 CMOS 反相器中（已知 $k'_n V_{DSATn} \approx 3.5\,\lvert k'_p V_{DSATp} \rvert$ ），若采用最小等尺寸设计 $(W/L)_p = (W/L)_n = 1$ ，并随后将 PMOS 宽度增大为 $(W/L)_p = 3.5\,(W/L)_n$ ，则：

等尺寸 (1:1) 时 $V_M$ 高于 $V_{DD}/2$ ；增大 $W_p$ 后 VTC 向左平移， $NM_L$ 减小、 $NM_H$ 增大

等尺寸 (1:1) 时因 NMOS 下拉更强， $V_M$ 显著低于 $V_{DD}/2$ ；将 $W_p/W_n$ 增至约 $3.5$ 后 VTC 向右平移至 $V_M \approx V_{DD}/2$ ， $NM_L$ 增大、 $NM_H$ 减小并趋于对称平衡

将 $W_p$ 和 $W_n$ 同时放大 5 倍（保持 $W_p/W_n = 3.5$ 不变），会使 $V_M$ 显著升高 5 倍

$V_M$ 与宽长比 $W_p/W_n$ 呈严格的线性正比关系，管宽漂移 10% 会导致 $V_M$ 漂移 50%

CHECK 05

【复旦 881 · 分段线性近似与过渡区增益 $g$ 】设 CMOS 反相器在翻转阈值 $V_M = 1.25\,\text{V}$ （ $V_{DD} = 2.5\,\text{V}$ ）处的过渡区电压增益为 $g = -12.5$ 。按课堂 1.4 节的分段线性切线法，其 $V_{IL}$ 、 $V_{IH}$ 以及决定 $\lvert g \rvert$ 有限大小的根本物理机制分别是：

$V_{IL} = 1.15\,\text{V},\; V_{IH} = 1.35\,\text{V}$ （未定义区宽 $0.20\,\text{V}$ ）； $\lvert g \rvert$ 有限是因为 C 区两管存在沟道长度调制效应（ $\lambda_n, \lambda_p \ne 0$ ，输出电导 $g_{ds} > 0$ ）

$V_{IL} = 1.00\,\text{V},\; V_{IH} = 1.50\,\text{V}$ （未定义区宽 $0.50\,\text{V}$ ）； $\lvert g \rvert$ 有限是因为负载电容 $C_L$ 存在漏电

$V_{IL} = 1.20\,\text{V},\; V_{IH} = 1.30\,\text{V}$ ；若令 $\lambda_n = \lambda_p = 0$ ，则过渡区增益 $g = -1$

$V_{IL} = 0.625\,\text{V},\; V_{IH} = 1.875\,\text{V}$ ；增大晶体管宽度 $W$ 可使 $\lvert g \rvert$ 按平方律无限增大

CHECK 06

【复旦 881 · 亚阈值超低压工作与热力学极限】当把 CMOS 反相器的电源电压 $V_{DD}$ 从 $2.5\,\text{V}$ 逐步降低至亚阈值区（ $V_{DD} < V_T$ ）直至室温极限时，其静态 VTC 的演变规律为：

一旦 $V_{DD}$ 低于阈值电压 $V_T$ （如 $0.4\,\text{V}$ ），MOS 管完全不导电，VTC 立即变成水平直线 $V_{out} = 0$

在 $V_{DD} < V_T$ 的亚阈值区，强反型的五个工作区（A–E）坍缩为三个亚阈值工作区；只要 $V_{DD}$ 仍高于 $3\sim 4\,kT/q$ （室温下约 $50\sim 100\,\text{mV}$ ），反相器依然具有高增益和良好再生性，跌破该热力学极限后增益才崩塌至 $< 1$

随着 $V_{DD}$ 从 $2.5\,\text{V}$ 降到 $0.5\,\text{V}$ ，过渡区增益 $\lvert g \rvert$ 单调线性减小

室温下硅基 CMOS 反相器可以在 $V_{DD} = 5\,\text{mV}$ 下保持完好的蝴蝶曲线与大于 10 的中区增益

本讲核心概念、器件符号与中英术语对照 (12 项)

电压传输特性 (VTC, Voltage Transfer Characteristic): 描述门电路稳态输出电压 $V_{out} = f(V_{in})$ 随输入电压连续变化的函数曲线（），是分析静态工作点、翻转阈值与噪声容限的几何基础。
门电路的可再生性 (Regenerative Property): 当前级输出因干扰偏离理想逻辑电平但仍落在允许范围内时，经过若干级门电路级联后信号能自动恢复至理想高低电平 $(V_{OH}, V_{OL})$ 的能力（）。充要条件为中间过渡区 $\lvert A_v \rvert > 1$ 、两端电平区 $\lvert A_v \rvert < 1$ 。
亚稳态 (Metastability): 双稳态再生环路处于正反函数中间交点 $V_{in}=V_{out}=V_M$ 的不稳定平衡状态（）。如同山顶圆球或倒立摆，微小的物理噪声即按 $v(t)=v(0)e^{t/\tau}$ 指数放大并最终坍缩至稳态 $0$ 或 $1$ 。
输入低/高电平阈值 ( $V_{IL}, V_{IH}$ ): VTC 曲线上斜率（小信号电压增益）等于 $-1$ 的两个单位增益拐点： $\mathrm{d}V_{out}/\mathrm{d}V_{in}\rvert_{V_{IL}, V_{IH}} = -1$ （）。区间 $(V_{IL}, V_{IH})$ 为逻辑未定义区。
噪声容限 (Noise Margin, $NM_L / NM_H$ ): 衡量两级门电路级联时容忍传输耦合噪声的最大安全电压裕量： $NM_L = V_{IL} - V_{OL}$ ， $NM_H = V_{OH} - V_{IH}$ （）。
静态噪声容限 (SNM, Static Noise Margin): 在交叉耦合反相器对（如 SRAM 单元）的正反 VTC 构成的蝴蝶曲线（Butterfly Curve）两翼内部，能够嵌入的最大正方形的边长（），可通过坐标顺时针旋转 $45^\circ$ 求差函数极值获得。
轨到轨摆幅 (Rail-to-Rail Swing): 在纯容性负载下，静态 CMOS 反相器稳态无直流电流流过导通电阻，输出高电平严格达到电源轨 $V_{OH}=V_{DD}$ 、输出低电平严格达到地轨 $V_{OL}=0$ （）。
VTC 五大工作区 (Regions A–E): 强反型 CMOS 反相器随 $V_{in}$ 从 $0$ 扫至 $V_{DD}$ 依次经历的五个状态区间（）：A 区（N截/P线）、B 区（N饱/P线，下抛物线）、C 区（N饱/P饱，高增益过渡段）、D 区（N线/P饱，上抛物线）、E 区（N线/P截）。
速度饱和电压 ( $V_{DSAT}$ ): 深亚微米短沟道器件中载流子漂移速度达到饱和极限时对应的等效漏源电压（）。速度饱和使短沟道饱和电流从长沟道的平方律退化为关于 $(V_{GS}-V_T-V_{DSAT}/2)$ 的一次线性律。
翻转阈值 / 开关阈值 (Switching Threshold, $V_M$ ): VTC 曲线与 $45^\circ$ 线 $V_{out}=V_{in}$ 的交点电压（）。在短沟道模型下 $V_M \approx \frac{r}{1+r}V_{DD}$ ，其中 $r = \frac{\lvert k'_p V_{DSATp}\rvert(W/L)_p}{k'_n V_{DSATn}(W/L)_n}$ ；令 $V_M = V_{DD}/2$ 要求 $(W/L)_p / (W/L)_n \approx 3.5$ 。
过渡区电压增益 (Mid-Region Gain, $g$ ): VTC 在翻转点 $V_M$ 处的斜率 $g = \mathrm{d}V_{out}/\mathrm{d}V_{in}\rvert_{V_M}$ （）。其有限大小受限于双管饱和区的沟道长度调制系数 $(\lambda_n - \lambda_p)$ ，并直接决定未定义区宽度 $V_{IH}-V_{IL} = -V_{DD}/g$ 。
亚阈值三工作区与热力学电压下限: 当 $V_{DD} < V_T$ 时，CMOS 反相器依靠弱反型指数电流导电，五工作区坍缩为三工作区；室温下维持 $\lvert g\rvert > 1$ 可再生性的最低电源电压极限约为 $3\sim 4\,kT/q \approx 50\sim 100\,\text{mV}$ （）。

第 1 讲 · 门电路可再生性、静态噪声容限与 CMOS 反相器 VTC 精析

蛛网迭代与双稳态/亚稳态判据（1.1 节）

斜率 −1-1−1 拐点与噪声容限（1.2 节）

零阶模型轨到轨与 VTC 五工作区（1.3 节）

短沟道翻转阈值 VMV_MVM​ 与三段折线法（1.4 节）

1. 门电路的可再生性与双稳态正反馈：为什么仅有“反相行为”不足以支撑大规模级联？（1.1 节）

课堂原图复原 1：正反函数蛛网收敛点与双反相器 SRAM 亚稳态势阱（▶ P01 (1.1) 07:34–15:50）

1.1 级联摆幅退化危机与可再生性的增益判据

1.2 正反函数 f(V)/f−1(V)f(V) / f^{-1}(V)f(V)/f−1(V) 蛛网迭代法与三交点的物理分野

1.3 求解 (VOL,VOH,VM)(V_{OL}, V_{OH}, V_M)(VOL​,VOH​,VM​) 的黑盒环路法与 6T SRAM 双稳态/亚稳态势阱

门电路可再生性蛛网迭代 (Cobweb) 与 SRAM 双稳态势阱沙盘

2. 反相器静态参数、噪声容限缩放不变性与蝴蝶曲线 SNM：门电路如何“容忍”而非“消除”噪声？（1.2 节）

课堂原图复原 2：级联噪声容限映射带与 SRAM 蝴蝶曲线 45° 旋转求解（▶ P02 (1.2) 04:26–13:20）

2.1 斜率 −1-1−1 拐点 (VIL,VIH)(V_{IL}, V_{IH})(VIL​,VIH​) 与输入未定义区 XXX

2.2 噪声容限 (NML,NMH)(NM_L, NM_H)(NML​,NMH​) 与先进工艺 VDDV_{DD}VDD​ 缩放的信噪比不变性

2.3 SRAM 静态噪声容限（SNM）与 45∘45^\circ45∘ 旋转对角线极值求解法

反相器噪声容限缩放不变性与三大病态 VTC 诊断台

3. MOS 器件符号规范、零阶开关模型与负载线五区映射：轨到轨摆幅与 VTC 五段几何形态从何而来？（1.3 节）

课堂原图复原 3：零阶 RC 开关模型与负载线映射 VTC 五大工作区（▶ P03 (1.3) 09:44–26:21）

3.1 FET 家族树与数字 IC 器件符号规范：绝不混用分立功率管符号

3.2 为什么 NMOS 做下拉传强 000、PMOS 做上拉传强 111？

3.3 代入零阶开关模型：容性负载 CLC_LCL​ 成就完美的轨到轨 (0,VDD)(0, V_{DD})(0,VDD​)

3.4 短沟道 ID–VDSI_D\text{–}V_{DS}ID​–VDS​ 坐标变换与负载线七点映射出 VTC 五大工作区

PMOS/NMOS 负载线镜像交点与 VTC 五工作区 (A–E) 映射器

4. 短沟道速度饱和模型、翻转阈值 VMV_MVM​、中区增益 ggg 与亚阈值电压极限：为什么对称设计需 Wp/Wn≈3.5W_p/W_n \approx 3.5Wp​/Wn​≈3.5，而 VDDV_{DD}VDD​ 无法低于 4 kT/q4\,kT/q4kT/q？（1.4 节）

课堂原图复原 4：短沟道 VMV_MVM​ 尺寸调谐曲线、分段线性切线法与亚阈值 VDDV_{DD}VDD​ 极限（▶ P04 (1.4) 06:51–26:40）

4.1 0.25 μm0.25\,\mu\text{m}0.25μm 短沟道统一速度饱和模型：饱和电流由平方律退化为一次线性律

4.2 开关阈值 VMV_MVM​ 的闭合解析推导與对称设计铁律 (W/L)p/(W/L)n≈3.5(W/L)_p / (W/L)_n \approx 3.5(W/L)p​/(W/L)n​≈3.5

4.3 分段线性化求解 VIL,VIHV_{IL}, V_{IH}VIL​,VIH​ 与过渡区增益 ggg 的物理决定因素

4.4 电源电压 VDDV_{DD}VDD​ 缩放至亚阈值区：从五工作区坍缩到 4 kT/q4\,kT/q4kT/q 热力学硬极限

0.25-μm 短沟道 CMOS 反相器 VTC 五工作区、蝴蝶 SNM 与亚阈值退化沙盘

检验你是否真正掌握了「门电路可再生性、静态噪声容限与 CMOS 反相器 VTC 精析」的物理机制与 881 考题边界

斜率 $-1$ 拐点与噪声容限（1.2 节）

短沟道翻转阈值 $V_M$ 与三段折线法（1.4 节）

课堂原图复原 1：正反函数蛛网收敛点与双反相器 SRAM 亚稳态势阱（）

1.2 正反函数 $f(V) / f^{-1}(V)$ 蛛网迭代法与三交点的物理分野

1.3 求解 $(V_{OL}, V_{OH}, V_M)$ 的黑盒环路法与 6T SRAM 双稳态/亚稳态势阱

课堂原图复原 2：级联噪声容限映射带与 SRAM 蝴蝶曲线 45° 旋转求解（）

2.1 斜率 $-1$ 拐点 $(V_{IL}, V_{IH})$ 与输入未定义区 $X$

2.2 噪声容限 $(NM_L, NM_H)$ 与先进工艺 $V_{DD}$ 缩放的信噪比不变性

2.3 SRAM 静态噪声容限（SNM）与 $45^\circ$ 旋转对角线极值求解法

课堂原图复原 3：零阶 RC 开关模型与负载线映射 VTC 五大工作区（）

3.2 为什么 NMOS 做下拉传强 $0$ 、PMOS 做上拉传强 $1$ ？

3.3 代入零阶开关模型：容性负载 $C_L$ 成就完美的轨到轨 $(0, V_{DD})$

3.4 短沟道 $I_D\text{–}V_{DS}$ 坐标变换与负载线七点映射出 VTC 五大工作区

4. 短沟道速度饱和模型、翻转阈值 $V_M$ 、中区增益 $g$ 与亚阈值电压极限：为什么对称设计需 $W_p/W_n \approx 3.5$ ，而 $V_{DD}$ 无法低于 $4\,kT/q$ ？（1.4 节）

课堂原图复原 4：短沟道 $V_M$ 尺寸调谐曲线、分段线性切线法与亚阈值 $V_{DD}$ 极限（）

4.1 $0.25\,\mu\text{m}$ 短沟道统一速度饱和模型：饱和电流由平方律退化为一次线性律

4.2 开关阈值 $V_M$ 的闭合解析推导與对称设计铁律 $(W/L)_p / (W/L)_n \approx 3.5$

4.3 分段线性化求解 $V_{IL}, V_{IH}$ 与过渡区增益 $g$ 的物理决定因素

4.4 电源电压 $V_{DD}$ 缩放至亚阈值区：从五工作区坍缩到 $4\,kT/q$ 热力学硬极限